瑞萨科技公司（以下简称“瑞萨”）近日宣布开发出SiP自顶向下设计环境（SiP Top-Down Design Environment），用以提高对于整合了多个芯片的系统级封装(SiP)产品的开发效率。例如采用单独封装的系统级封装器件（SiP）、MCU和存储器。它采用了自顶向下（预计性）设计方法，在设计的初始阶段即验证其主要特性，如设计质量和散热性。
SiP自顶向下设计环境集成并优化了各种工具，其中包括可以整合至SiP产品中的片上信息数据库，以及一个基片布局工具。产品提供了一个通用的用户接口，可以实现设计工具间的数据传输，增强了其简单易用性和灵活性，并实现了一个自动执行任务的设计环境，如在电流模拟过程中进行分析。这些优势允许器件可采用那些对开发一个新型SiP所需时间有着重要影响的各个步骤进行分析。如在设计的初始阶段就加以实行、用于保护信号完整性的电子特性的分析以及针对散热特性的热性能分析，最终提高设计质量并缩减一半的开发时间。
< 产品背景信息 >
SiP是指在一个单独的封装中嵌入了多个芯片，如SoC、MCU和存储器，因此封装基底结构和配线的设计比单芯片SoC器件更加复杂。另外，由于存储器速度和性能在不断提高，因此保证芯片和SiP之间的信号完整性非常重要，而且由于伴随着速度的提高，将产生更高的功耗和热生成密度，因此保证充足的散热也非常关键。这两大因素已成为SiP设计中至关重要的两个方面。因此，为了实现更快的SiP开发，保证信号的完整性，并尽可能高效的对散热性能进行验证都很重要。
在此之前，瑞萨科技采用一个设计系统来确定问题和对策，以提高设计效率并减少SiP产品的生产成本。这就缩减了封装基底设计所需的时间并有助于降低与基底生产和SiP测试相关的生产成本。最新开发的SiP自顶向下设计环境满足了对于在提高SiP设计质量的同时缩短开发时间的设计方法的需求。它取代了传统的反标注（分析）的设计方法，这些传统方法需要在SiP设计过程的后期，即封装基底的设计完成后中，分析信号集成性和散热性，而采用自顶向下的设计方法，在SiP的最初设计阶段就已经完成了对于多种特性的验证。它采用了一个集成的设计数据库和通用用户接口，进而能够进行自动分析或自动执行模拟电路中的部分任务。
< 产品特性 >
SiP自顶向下设计环境的主要特性总结如下
| (1) |
适用于多种工具的集成型设计数据库和通用接口 |
| 在一个SiP封装中，一个栈内布置多个芯片，芯片和封装基底通过金制或其它材料的接线来互联。过去，电子和热特性的分析和丝焊设计和与装基底接线设计程序是无关的。因此，有必要为每个芯片和接线分析中所采用的工具手动进行基底数据更新。 |
| 新的设计环境采用一个集成的设计数据库，可提供对于设计数据和简易连接的统一管理，以进行电子和散热特性的分析。因此，芯片上的数据形成并定位，同时，芯片-芯片连接数据可以从数据库中提取，并连接到基底布局工具。而且，丝焊与基底布局工具得出的基底模式数据可以与其它分析工具互联。为了实现更强的简单易用性，设备提供了一个通用接口，用于启动工具并进行设置。 |
| (2) |
在初始设计阶段，大规模封装基底的噪声分析 |
| 过去，大规模封装基底的电子特性分析，涉及了待分析的多个区域的数个子区域，目的在于能够在实践的总时间内完成分析。由于待分析区域被分割的方式会影响到分析的精度，因此必须对于分割方式本身进行仔细考虑。电路模拟也涉及对于分析的混合式结果，如SoC驱动调节。因此，构建模拟环境和确定执行结果是一个非常耗时的过程，而且在设计的初始阶段，很难估计出噪声特性。 |
| 新的设计环境包括一个支持大规模基底的电磁场域分析工具。这就意味着没有必要对这个待分析区域进行分割。另外，电路模拟的模拟条件设置和结果确定都是自动进行的。因此有必要在设计的初始阶段根据电子特性来估算噪声。 |
| (3) |
考虑了基底布局的散热分析 |
| 过去，用散热特性评估的封装模式都是通过参考基底布局数据手动创建的，导致开发用于评估散热的封装模型非常耗时，而且结果模式的精度也很有限。 |
| 新的设计环境是从基底布局数据信息中得到的，包括导体模式区共享（铜比）、层厚和内部SiP封装绕线的材料、电源层等，以及各层之间的通孔的数据和芯片的形状及位置，而且它自动构建一个用于散热评估封装模型的环境。另外一个新开发的功能将SoC的功耗分布应用到热分析模式上，因此，也考虑到了芯片内热生成的分布。这些优势不仅仅提供了模型的精度，而且它们使得在很短的时间内完成热分析成为可能。 |
瑞萨科技计划将其SiP自顶向下设计环境扩展应用到更广泛的SiP产品开发中，并将持续构建满足客户需求的开发解决方案。 |
瑞萨科技开发出 SiP自顶向下设计环境，将SiP的设计时间缩减一半
网友评论：（只显示最新10条。评论内容只代表网友观点，与本站立场无关！）