当今飞速发展的电子设计领域，高速化和小型化已经成为一种趋势，如何在缩小电子系统体积的同时，保持并提高系统的速度与性能成为摆在设计者面前的一个重要课题。EDA技术已经研发出一整套高速PCB和电路板级系统的设计分析工具和方法学，这些技术涵盖高速电路设计分析的方方面面：静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功率分析以及高速布线器。同时还包括信号完整性验证和Sign-Off，设计空间探测、互联规划、电气规则约束的互联综合，以及专家系统等技术方法的提出也为高效率更好地解决信号完整性问题提供了可能。这里将讨论分析信号完整性问题中的信号串扰及其控制的方法。

串扰信号产生的机理

　　串扰是指一个信号在传输通道上传输时，因电磁耦合而对相邻的传输线产生不期望的影响，在被干扰信号表现为被注入了一定的耦合电压和耦合电流。过大的串扰可能引起电路的误触发，导致系统无法正常工作。如图1的电路，AB之间的门电路称为干扰源网络(Aggressor Line)，CD之间的门电路称为被干扰源网络(Victim Line)。只要干扰源一改变状态，我们就可以观察到受害源处的脉冲串扰。

图1　串扰的干扰源网络和被干扰网络

　　信号在传输通道上传输对相邻的传输线上引起两类不同的噪声信号：容性耦合信号与感性耦合信号，如图2、图3所示。容性耦合是由于干扰源(Aggressor)上的电压(Vs)变化在被干扰对象(Victim)上引起感应电流(i)通过互容Cm而导致的电磁干扰，而感性耦合则是由于干扰源上的电流(Is)变化产生的磁场在被干扰对象上引起感应电压(V)通过互感(Lm)而导致的电磁干扰。

图2　电容耦合示意图

图3　电感耦合示意图

串扰的几个重要特性分析

电流流向对串扰的影响

　　串扰是具有方向的，其波形是电流方向的函数，这里我们来看两种情况下的信号仿真。第一种情况是干扰源线网与被干扰对象线网的电流流向相同，第二种情况是干扰源线网与被干扰对象线网的电流流向相反(即位于B点的为驱动源，而位于A点的为负载)。AB和CD线网都加入20MHz的信号，表1给出了远端D点的串扰峰值，串扰的波形仿真结果如图4所示。

表1　电流流向不同时的串扰峰值

　　由仿真结果可知，电流流向为反向时的远端串扰峰值(357.6mm)要大于电流流向为同向时的远端口串扰峰值(260.5)。同时由图4可以看到，当干扰源的电流流向改变后，被干扰源的串扰极性也改变了。这说明串扰的大小和极性与相应干扰源上信号的电流流向有关的。

(a)电流为同向时的串扰波形　

(b)电流为反向时的串扰波形

图4　电流流向对峰值的影响

　　远端D点串扰一般大于近端C点串扰，因此在串扰抑制中，D点的远端串扰通常被作为考察线网峰值串扰电压大小的重点考虑的因素。

信号源频率与边缘翻转速率

　　干扰源信号频率越高，被干扰对象上的串扰幅值越大，我们对图1中干扰源网络AB上的信号频率f1分别取不同频率值时，对被干扰对象上的串扰进行了仿真，仿真结果见表2，信号频率不同时的串扰波形见图5，标记为“1”、“2”箭头所指的波形频率分别为“500MHz”、“100MHz”。

表2　干扰源频率取不同值时的串扰峰值

　　由仿真结果可见，被干扰对象上的串扰电压与干扰源信号的频率取值成正比，当干扰源频率大100MHz时，必须采取必要的措施来抑制串扰。同时，由图5还可以看出，当干扰源频率大到500MHz时的波形，明显看出被干扰对象的近端C点的串扰已经大于其远端D点的串扰，这说明此时容性耦合已经超过感性耦合而成为主要的干扰因素，这种情况下不但要处理好远端串扰，而且需要谨慎处理经常容易被忽略的近端串扰。

　　另外，我们来分析另一项对串扰影响极大的因素，它就是信号的边缘翻转速率，在数字电路中，除了信号频率对串扰有较大影响外，信号的边缘翻转速率(上升沿和下降沿)对串扰的影响更大，边沿变化越快，串扰越大。由于在现代高速数字电路的设计中，具有较大的边缘翻转速率的器件的应用越来越广泛，因此对于这类器件，即使其信号频率不高，在布线时也应认真对待以防止过大的串扰产生。

(a)被干扰对象的还端串扰波形

(b)被干扰对象的远端串扰波形

图5　信号频率不同时的串扰波形

(a)被干扰对象的还端串扰波形

(b)被干扰对象的远端串扰波形

图6　为两线间距P和平行长度L取不同值时串扰波形

线间距P与两线平行长度L对串扰大小的影响

　　对于图1所示的两线系统，我们进行了三种情况的仿真(线网AB上的信号频率均为100MHz)仿真结果见表3，及图6.：第一种情况是在两线间距和平行长度不变的条件下，探测被干扰对象的串扰(标记“1”)；第二种情况是在两线平行长度不变的前提下，将两线间距增加到10mils，然后探测被干扰对象的串扰标记“2”；第三种情况是在两线间距不变的条件下，将两线的平行长度增加到2.6inches标记“3”，然后探测被干扰对象的串扰。由仿真结果可见，当两线的间距拉大时(P由5mils变为10mils)，串扰明显地减小了，而当两线的平行长度加长时(L由1.3inches变为2.6inches)，串扰显著增大了。

　　由此可知，串扰电压的大小与两线的间距成反比，而与两线的平行长度成正比，但却不是完全的倍数关系。当布线空间较小或布线密度较大时，在实际高速电路中进行布线时，为防止高频信号线对与其相邻的信号线的串扰可能会导致门级的误触发，在布线资源允许的条件下，应近可能地拉开线间距(差分线除外)并减小两根或多根信号线的平行长度，必要时可采用固定最大平行长度推挤的布线方式(也称jog式走线)，这样既可以节省紧张的布线资源，又可以有效地抑制串扰，走线示意图如图7所示。

图7　jog式走线

表3　两线间距P和平行长度L取不同值时的串扰峰值

地平面对串扰的影响

　　多层PCB板一般都包括若干个信号层和若干个电源层，多个信号层和电源层是通过叠放顺序来构成标准的微带传输线和带状传输线。与微带传输线和带状传输线相邻的一般都有一个电源平面，相应信号层与电源层之间是用电介质填充的。这个电介质层的厚度是影响传输线特性阻抗的重要因素，当它变厚时，传输线特性阻抗变大，当它变薄时，传输线特性阻抗变小。

　　传输线与地平面之间的电介质层的厚度对串扰的影响很大，对于同一布线结构，当电介质层的厚度增大一倍时，串扰明显加大。同时，对于同样的电介质层厚度，带状传输线的串扰要小于微带传输线的串扰，由此可知，地平面对不同结构的传输线的影响也是不同的。因此在高速PCB布线时，使用带状传输线比使用微带传获得更好的串扰抑制效果。

串扰的控制

　　要消除串扰是不可能的，我们只能将串扰控制在可以容忍的范围内。因此我们在进行PCB设计时可以采取下列办法：

　　①如果布线空间允许的话，增加线与线之间的间距；②计叠层时，在满足阻抗要求的条件下，减少信号层与地层之间的高度；③把关键的高速信号设计成差分线对，如高速系统时钟；④如果两个信号层是邻近的，布线时按正交方向进行布线，以减少层与层之间的耦合；⑤将高速信号线设计成带状线或嵌入式微带线；⑥走线时，减少并行线长度，可以以jog方式布线；⑦在满足系统设计要求的情况下，尽量使用低速器件。

作者：湖南工程学院学报（自然科学版）刘正青